秒答网

 找回密码
 注册秒答

QQ登录

只需一步,快速开始

搜索
热搜: 价格查询
查看: 975|回复: 0
收起左侧

[3k以上] 3000以上:FPGA的设计与验证,熟悉ISE、VIVADO、synplify工具的人

[复制链接]

4万

智力

5697

体力

5万

品德

院士

博士

Rank: 8Rank: 8

QQ
秒答网 发表于 2016-4-28 14:48:30 | 显示全部楼层 |阅读模式
3000以上:FPGA的设计与验证:(按照步骤大致说一下)
1、有VHDL的源代码。LDPC编译码器。使用ISE+synplify进行全例化模块的三模冗余加固设计;
2、上一步设计之后综合生成的网表与布线文件,利用VIVADO,加载一个IP核(在VIVADO里能搜到,SEM-soft error mitigator 4.1),用来对配置存储器的软错误进行缓解;
3、设置V7板的约束;(FPGA板型号XC7VX485T,或者说是VC707)
4、生成bit流。加载到编号为1#V7板上。将不进行三模冗余也不加软错误缓解的LDPC码加载到编号为2#V7板上。制作上位与下位机电路以及测试工装,回读两块板子的数据,进行对比(两块板回读的信息不同,说明一个出错一个不出错)
5、测试过程:对两块板施加相同的软错误应力,对比加固效果。 请熟悉ISE、VIVADO、synplify工具的人跟我单独沟通一下,谢谢了!3000以内能接受。如果确实有难度,再多一些也可以商量 具体看熟悉这个的人,我们可以商议一下。基于SRAM FPGA的LDPC编译码器的容错设计与测试
有现成的VHDL代码,不需要写程序。基于SRAM FPGA的LDPC编译码器的容错设计与测试
来自:zhz
回复 来自苹果客户端来自苹果客户端

使用道具 举报

您需要登录后才可以回帖 登录 | 注册秒答

本版积分规则

QQ|地图|秒答网 粤ICP备15056337号

GMT+8, 2019-11-21 17:45

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表